導讀：觸發(fā)器又稱為雙穩(wěn)態(tài)多諧振蕩器，是一種可以存儲電路狀態(tài)的電子元件，廣泛用于運算器、計算器、存儲器中。最簡單的觸發(fā)器便是RS觸發(fā)器了，相信大家都有所了解，今天在此基礎上，我們一起來八一八D觸發(fā)器原理的真相。

一、D觸發(fā)器原理- -簡介

D觸發(fā)器(data flip-flop)也稱為維持-阻塞邊沿D觸發(fā)器，由六個與非門組成，其電路圖及其邏輯符號如下圖所示。其中G1和G2構成基本的RS觸發(fā)器，G3和G4構成時鐘控制電路，G5和G6組成數(shù)據(jù)輸入電路。由于 分別為復位端和置位端，在分析D觸發(fā)器工作原理時均視為高電平，以保證不影響電路工作。

二、D觸發(fā)器原理- -鐘控D觸發(fā)器

在分析維持-阻塞邊沿D觸發(fā)器的工作原理之前，讓我們先來看看 的復位功能 的置位功能是如何實現(xiàn)的吧。

電路中的 端分別完成復位功能和置位功能，均為低電平有效，即 時，不論輸入數(shù)據(jù)D處于什么狀態(tài)，其輸出端都為 ;而當 時，不論輸入數(shù)據(jù)D處于什么狀態(tài)，其輸出端都為 。具體工作原理如下：

(1)當 時，G2輸出端為1，即 ;與此同時， 的低電平到達G6的輸入端，使得G6輸出端為1，G5輸出端為0，G3輸出端為1，此時G1的三個輸入都為高電平，從而導致其輸出端為低電平，即Q=0。完成了觸發(fā)器復位的功能。

(2)當 時，G1的輸出端為1，即Q=1;與此同時， 的低電平到達G5的輸入端，使得G5輸出端為1，當CP=1時，G3輸出端為0，G4輸出端為1，此時G2的三個輸入都為高電平，從而導致其暑促段為低電平，即 。完成了觸發(fā)器置位的功能。

三、D觸發(fā)器原理- -邊沿D觸發(fā)器

根據(jù)以上對鐘控觸發(fā)器的分析可知， 的復位功能和 的置位功能與CP信號無關，均為低電平時有效，而當 、 均為高電平時，輸出端狀態(tài)取決于輸入端D，其工作原理如下：

(1)在D=0前提下，G6輸出端為1。當CP=0時，G3、G4輸出端都為1，G5輸出端為0，使得G3輸出端恒為1，保持不變;當CP由0變?yōu)?時，G3保持輸出端為1，G4輸出端變?yōu)?，從而導致 ，而G4輸出端連接到G6的輸入端，使得G6輸出端恒為1，在改變D時也保持不變。故將G4到G6的連接線稱為置0維持線，故將G3到G4的連接線稱為置0阻塞線。

(2)在D=1前提下，當CP=0時，G3、G4輸出端都為1，G6輸出端為0，使得G4、G5輸出端恒為1，保持不變;當CP由0變?yōu)?時，G3輸出端變?yōu)?，從而導致 ，而G3的輸出端連接到G5的輸入端，使得G5輸出端恒為1，在改變D時也保持不變。故將G3到G5的連接線稱為置1維持線，G5到G6的連接線稱為置1阻塞線。

根據(jù)以上分析可知，該邊沿觸發(fā)器的特性方程為 。由于采用了維持阻塞的結構，當時鐘信號CP的上升沿到來時，將D的數(shù)據(jù)送到輸出端，具有邊沿觸發(fā)的特性，而在CP信號上升沿之后，即使D的數(shù)據(jù)發(fā)生了改變，輸出端也不會發(fā)生改變。

小編在這再為您奉上幾篇關于D觸發(fā)器原理的精美文章，敬請關注~~~

1、同步D觸發(fā)器原理

2、基本RS觸發(fā)器和D觸發(fā)器

3、利用D觸發(fā)器設計簡易自動開關機電路

4、同步D觸發(fā)器時序原理

關鍵詞： D觸發(fā)器 D觸發(fā)器原理