作者：Gustavo Castro，系統應用工程師

【資料圖】

摘要

要測試精密儀器儀表，需要使用超低失真、低噪聲、高性能的信號發生器。新的產品通常需要保證性能指標在較高的水平。有些參考設計（例如ADMX1002）利用高性能精密數模轉換器(DAC)簡化了這一任務，這些轉換器具有出色的精度和分辨率水平。1此外，加入一種創新數字預失真算法可以進一步增強測試信號的保真度，從而以低成本的小尺寸實現出色的低失真信號。

簡介

隨著精密模數轉換器(ADC)和高保真音頻設備（CODEC、MEMS麥克風等）不斷發展，越來越需要在自動化測試設備(ATE)中生成高性能的音頻和任意信號。要描述、驗證和測試這些設備的直流和交流特性，需要使用多種高性能儀器儀表，這導致開發和生產測試成本增加，有時候會令人望而卻步或限制測試覆蓋范圍。

在可能的情況下，測試工程師會開發內部解決方案作為替代方案，但這種做法非常耗費時間和資源。有些參考設計，例如ADMX1002超低失真信號發生器模塊，旨在提供一種替代方案，以加快這一開發過程。

圖1.ADMX1002超低失真和低噪聲信號發生器。

ADMX1002解決了硬件和嵌入式軟件開發挑戰。除了通過簡單的串行接口簡化設計復雜性以外，它還可以自動生成多個正弦波和任意波形。此外，通過采用創新的數字預失真算法，ADMX1002進一步提高了信號鏈中的DAC和放大器性能。

高性能混合信號測試需求

現代ADC和其他混合信號器件經常需要使用一個源來測試高性能直流和交流特性。在所有情況下，源的性能都必須優于被測設備(DUT)的性能。

執行直流測試是為了確保無失碼，并且驗證差分非線性(DNL)、積分非線性(INL)、偏置和增益誤差。這些測試需要利用低噪聲和高分辨率的直流耦合單發線性信號（例如斜坡信號）來表征INL和DNL性能。在這種類型的測試中，需要達到高分辨率，以便執行ADC中的所有可用代碼。

交流測試驗證總諧波失真(THD)、信納比(SINAD)和無雜散動態范圍(SFDR)等參數。這些測試通常使用超高質量的信號音（正弦波）進行，這意味著，其中不能包含高于目標規格的任何諧波成分。為了完成這項任務，測試工程師可以采用定制的濾波器來消除測試信號中不需要的失真產物，但這會增加系統的復雜性和成本。但是，來自源的寬帶噪聲很難在相關信號周圍進行濾波。來自源的噪聲需要低于被測ADC的本底噪聲，確保不會降低預期的測量目標。

下方的數據手冊匯總列出了高性能ADC的發布規格：AD4020/AD4021/AD4022、ADAQ23878和AD7134，如表1所示。根據此表，可以看出，我們的目標是得出優于–123 dBc的THD。

表1.高性能精密ADC規格示例

Key Design Considerations for Low Distortion: Resolution and Linearity

低失真設計的關鍵考慮因素：分辨率和線性度

失真可以表示為在任何給定點上信號幅度的誤差。這些誤差導致信號偏離其理想的信號形狀。對于數字合成信號，想要準確表示相關信號的每個樣本，關鍵在于采用真正的高分辨率DAC，保證線性度達到最低有效位(LSB)。由于INL和DNL是量化轉換器與其理想轉換函數之間的偏差的指標，這些線性度誤差會直接影響到高保真信號的再現。

由于周期信號的失真通常用THD表示，我們需要量化分辨率和INL對THD的影響，以選擇合適的精密DAC。為了觀察低THD，需要采用低本底噪聲，這意味著需要高信噪比(SNR)。從根本上說，轉換器的信噪比受到量化噪聲的限制。一般認為，信噪比和分辨率的關系表達式如下所示

其中N為轉換器中可用的位數，f_s為采樣率，BW為測量帶寬。2從表1可以看出，我們所需的信噪比至少要優于100.5 dB，最好是其3倍，約為110 dB。假設帶寬達到第一個奈奎斯特區域，那么在110 dB信噪比時，所需的分辨率為18位。

接下來，我們需要量化INL和THD之間的關系。為此，我們假設DAC具有弱二階INL。它的轉換函數可以用以下這個多項式表示

其中y是DAC的輸出（單位：伏特），x是輸入代碼。第一項的系數a表示輸入代碼和輸出電壓的理想關系因數。第二項表示INL，其系數b比a小得多。使用此DAC生成余弦信號x(t) = cos(ωt)，會導致在輸出中

We can express the signal at the output of the DAC as

可以將DAC輸出端的信號表示為

第二項現在顯示第二次諧波失真(HD2)。這種關系表明，INL會對生成低失真信號產生基本限制。這一分析也適用于生成高階諧波失真分量的高階INL項。例如，增加幅度c的三階非線性項，導致在信號3中：

假設我們采用18位DAC（根據信噪比計算），以及2 LSB三階INL，那么三階諧波導致的失真預計為

這與我們優于–123 dBc的設計目標相差甚遠。再增加兩個位，可以將這一失真再降低12 dB，達到–126 dBc。這意味著，要實現我們的失真目標，至少需要1個具有20位分辨率的DAC。

信號產生路徑的設計

要設計一個能夠滿足失真和噪聲要求的源，首先需要幾個關鍵組件：DAC和其基準電壓電路。可以使用AD5791 20位精密DAC達成這一目標。 它的高分辨率和線性度優于1 LSB，保證在使用10 V輸出電壓時，能夠以高準確度再現誤差小于10 μV的信號電平。

圖2.ADMX1002框圖。

輸出信號路徑的簡化示意圖如圖2所示。兩個AD5791采用相反的極性來實現全差分路徑，進一步提高信噪比，并從接地引起的串擾中解耦相關信號。低噪聲基準電壓源（例如LTC6655）和AD8676精密運算放大器結合，提供每個AD5791的高線性雙極運行所需的正負基準電壓電平。

由于AD5791采用高精度結構，在使用精密DAC生成信號時，遇到的常見挑戰在于代碼轉換期間生成的毛刺能源。4毛刺會使生成的信號的時域特征變形，給DUT提供多余的能量。對于周期信號，這些毛刺會在頻域中產生與基頻信號音諧波相關的雜散成分。要解決這一問題，可以對毛刺能量進行濾波，這會大大降低信號帶寬和源的建立時間。有一種更好的解決方案是基于采樣保持電路5實施去毛刺電路，且采用低電荷模擬注入開關，例如ADG1236和AD8676運算放大器。

圖3顯示在使用去毛刺電路之后（頂部）和之前（底部）的10 kHz方波。底部曲線顯示AD5791輸出端出現的代碼轉換毛刺。DAC和去毛刺電路的更新速率為1 MHz。來自開關的剩余電荷注入與產生的信號不是諧波相關的，可以被輸出端的重構濾波器輕松濾波。

圖3.去毛刺電路操作。時間標尺：5 μs/div靈敏度：5 mV/div測量帶寬：50 MHz。

從去毛刺電路生成的信號在到達輸出端之前，會被一個采用ADA4945-1全差分放大器(FDA)的多級六階低通濾波器濾波。這種高階重構濾波器用于消除來自去毛刺電路以及超出第一個奈奎斯特區域的鏡像中的剩余能量，該能量可能重新混疊到DUT的輸入頻譜中。6 ADA4945-1采用差分輸出來滿足現代ADC的輸入要求。此外，每個ADA4945-1只貢獻1.8 nV/√Hz噪聲，通過得到保證的0.5 μV/°C失調漂移實現高精度。

數字預失真

數字預失真(DPD)技術用于盡可能降低信號路徑中的分量帶來的非線性度。DPD需要事先知道需要修正的誤差值，以便在操作過程中從信號中減去這些誤差。所以，必須首先對信號路徑進行測量。

量信號路徑誤差時的挑戰在于測量路徑的失真需要低于源路徑；否則，來自測量路徑的誤差將會增加到源中，使其性能降低。即使使用優質的ADC和放大器，這也很難實現。例如，作為一款20位ADC，LTC2378-20具有行業較高的內在線性度，可以保證±2 ppm INL，這是AD5791的INL的2倍。這意味著不可能通過簡單地將轉換函數的多個點數字化來測量源路徑的轉換函數誤差。我們需要一種更好的方法。

ADMX1002采用一種專利DPD算法，提高了用于糾正源誤差的測量路徑的線性度。因為目標是降低正弦波形的失真，所以源會在測量階段生成一個單頻信號音。位于ADC之前的DPD檢測路徑增強了基于這種信號的路徑的總體線性度。

利用波形的多個數字化段來重建數字域中的信號，然后與數學模型進行比較。從該操作中提取校正參數，并將其用于生成正弦波。這個過程需要進行多次迭代，以排除可能破壞結果的隨機誤差。一旦該算法確定了最佳校正，它會停止，并將最后一次迭代中使用的參數存儲起來，用于信號生成。該算法的簡化流程圖如圖4所示。

圖4.ADMX1002中采用數字預失真產生的波形。

由于該校正特定于正在生成的信號，所以必須為具有不同幅度和頻率的任何其他信號執行此分析。為了縮短在ATE系統中設置不同波形所需的時間，可以將處理后的波形數據存儲在板載閃存中，以便隨時調取。ADMX1002可以存儲多達15種不同的波形，也包括雙音或任意模式。

沒有DPD的信號鏈的失真和噪聲性能如圖5的頻譜所示。在同樣的裝置中，DPD算法的效果如圖6所示，其THD總值超過–130 dBc。比起不帶DPD的硬件得出的–115 dBc，實現了15 dB改善。

圖5.ADMX1002的頻譜，生成2 V rms，1 kHz，不帶DPD。

圖6.ADMX1002的頻譜，生成2 V rms，1 kHz，帶DPD。

除了DPD算法，幅度校正算法使用DPD檢測路徑來補償重構濾波器對源路徑施加的衰減。

整個系統的處理、連接和控制均是通過SoC執行的，其中包括帶有Arm^?核心處理器的FPGA結構。執行的任務包括：

?波形頻率合成

?預失真算法執行

?非易失性模式存儲器管理

?去毛刺電路的精準時間控制

?數據流傳輸到數模轉換器

?模擬前端開關的控制

?電源軌控制和排序

?主機接口：SPI、狀態、并行控制

額外的DDR3 SDRAM支持SoC處理任務，例如直接將數據流傳輸至數據轉換器。

為系統供電

在將所有組件組合在一起時，硬件設計師始終會面臨在整個系統中布設高性能電源軌的現實問題。數字組件通常需要在負載點調節多個低壓電源軌，而模擬和混合信號器件需要與數字組件的功率轉換適當解耦，并使用低噪聲電源軌供電。為了簡化這一任務，ADMX1002集成一個完整的電源子系統，由低壓差(LDO)調節器和電力監控器組成，從而無需生成多個電源軌。

LDO調節器消除了來自上游開關模式電源的多余紋波，防止敏感的模擬電路拾取原本會在輸出頻譜中觀察到的雜散。此外，SoC的關鍵電源軌是使用LTC2962來監控的，該器件可以生成電源良好信號，供主機系統輪詢以用于診斷。總體來說，ADMX1002只需要主機提供三條大功率電源軌：+3.3 V、+9.0 V和–9.0 V。簡化的電力樹如圖7所示。

圖7.ADMX1002電力樹。

使用LTM8049之后，從正極電源軌（例如計算機測試系統中的常用電源軌+12 V）生成低噪聲±9.0 V電源軌的操作會很簡單，無需使用外部磁性組件或復雜的布局。同樣，可以使用LTM8063將電壓從+12 V降低至+3.3 V。可以使用額外的LDO穩壓器（例如ADM7172-3.3、LT1965和LT3015）確保紋波電流不會流入緊湊型ADMX1002中，保持干凈的輸出頻譜。該配置如圖8中的框圖所示，在EVAL-ADMX1002FMCZ評估板得到采用。

圖8.EVAL-ADMX100XFMCZ電力樹。

結論

本文證實，利用精心設計的信號路徑和信號處理技術，可以滿足對ADC和音頻測試的要求。要實現這一目標，需要使用高分辨率DAC，注意確保沒有毛刺進入輸出，并實施帶有低失真放大器的重構濾波器。通過實施利用混合信號算法優化的數字反饋路徑，可以進一步改善性能，以實現準確的信號重構。此外，可以通過一種創新的數字預失真算法提取諧波失真信息，用于合成波形，以補償源路徑中的失真。

參考資料

1 Patrick Butler，“近乎完美的DDS正弦波信號音生成器。”ADI公司，2019年12月。

2 Walt Kester，“MT-001教程：揭開一個公式(SNR = 6.02 N + 1.76 dB)的神秘面紗，以及為什么我們要予以關注。”（ADI公司，2009年）

3 Behzad Razavi，《射頻微電子學》，第2版。2011年9月。

4 Miguel Usach和Martina Mincica，“AN-1444應用筆記：精密DAC連續更新需考慮的二階效應。”ADI公司，2017年1月。

5“MT-090教程：采樣保持放大器。”（ADI公司，2009年）

6“為何DDS需要配備重構濾波器？”Analog Devices, Inc.

Brandon、David和Ken Gentile，“AN-837：基于DDS的時鐘抖動性能與DAC重構濾波器性能的關系。”ADI公司，2006年12月。

Kester, Walt.“MT-003教程：了解SINAD、ENOB、SNR、THD、THD + N、SFDR，不在本底噪聲中迷失。”（ADI公司，2009年）

Kester, Walt.“MT-017教程：過采樣插值DAC。”（ADI公司，2009年）

關于ADI公司

Analog Devices, Inc. (NASDAQ: ADI)是全球領先的半導體公司，致力于在現實世界與數字世界之間架起橋梁，以實現智能邊緣領域的突破性創新。ADI提供結合模擬、數字和軟件技術的解決方案，推動數字化工廠、汽車和數字醫療等領域的持續發展，應對氣候變化挑戰，并建立人與世界萬物的可靠互聯。ADI公司2022財年收入超過120億美元，全球員工2.4萬余人。攜手全球12.5萬家客戶，ADI助力創新者不斷超越一切可能。更多信息，請訪問www.analog.com/cn。

關于作者

Gustavo Castro是馬薩諸塞州威明頓市儀器儀表事業部的系統架構師。2011年加入ADI公司之前，他在National Instruments為自動化測試設備設計高性能數字萬用表和精密源表，時間長達10年。他在精密測量和電子儀器儀表的模擬、混合信號以及算法設計領域貢獻了多項專利。Gustavo擁有墨西哥蒙特利技術學院電子系統學士學位和美國東北大學微系統與材料碩士學位。聯系方式：gustavo.castro@analog.com。

關鍵詞： 高分辨率 信號發生器 解決方案 本底噪聲 可以使用