【資料圖】

Agile Analog，模擬IP創(chuàng)新者，推出了其數(shù)字標(biāo)準(zhǔn)元件庫(kù)（DSCL）。它提供了一個(gè)全面的數(shù)字元件庫(kù)，使設(shè)計(jì)人員能夠?qū)崿F(xiàn)控制混合信號(hào)解決方案中模擬模塊所需的數(shù)字電路。新的數(shù)字庫(kù)可用于厚氧化物的電池，操作于核心電壓域以上以及最大限度地減少泄漏，即使在FINFET技術(shù)中，也允許在不同的工藝節(jié)點(diǎn)之間輕松遷移

AND-OR

Agile Analog首席執(zhí)行官Barry Paterson解釋說(shuō)：“Agile DSCL的開發(fā)使我們的客戶能夠在模擬領(lǐng)域中嵌入數(shù)字功能。這些數(shù)字單元將在模擬電壓域內(nèi)工作，從而避免了過(guò)多的電平偏移到核心域，并使數(shù)字控制能夠緊密耦合到模擬IP。DSCL已被開發(fā)為與過(guò)程無(wú)關(guān)，因此可用于與我們的模擬IP相同的過(guò)程。該庫(kù)通過(guò)提供所有必需的視圖，完全支持行業(yè)標(biāo)準(zhǔn)的數(shù)字設(shè)計(jì)方法。我們的模擬數(shù)字單元庫(kù)已成功用于客戶設(shè)計(jì)，以支持物聯(lián)網(wǎng)等應(yīng)用的低功耗、始終在線的解決方案。

DSCL IP 模塊可針對(duì)低功耗、超低泄漏、高密度或高速應(yīng)用進(jìn)行優(yōu)化。有通道長(zhǎng)度和各種軌道高度的選項(xiàng)，為設(shè)計(jì)人員提供靈活性。對(duì)于特定的設(shè)計(jì)目標(biāo)，如低功耗設(shè)計(jì)，有一個(gè)特殊的電源管理庫(kù)。該庫(kù)可以針對(duì)其他PPA目標(biāo)進(jìn)行優(yōu)化，以確?？蛻魹槠鋺?yīng)用提供最佳解決方案。 還可以在定制的PVT角生成模型。該庫(kù)具有一流的驗(yàn)證，并經(jīng)過(guò) DFM 優(yōu)化。

Composa

傳統(tǒng)上，模擬IP模塊必須針對(duì)每種應(yīng)用和工藝技術(shù)進(jìn)行手動(dòng)重新設(shè)計(jì)，但Agile Analog 具有自動(dòng)生成模擬IP的獨(dú)特方式，以完全滿足客戶的規(guī)格和工藝技術(shù)。它被稱為Composa，它使用公司Composa庫(kù)中經(jīng)過(guò)試驗(yàn)和測(cè)試的模擬IP電路。實(shí)際上，數(shù)字IP的 “一次設(shè)計(jì)，多次重用” 的模式現(xiàn)在首次應(yīng)用于模擬IP。由于Composa庫(kù)中的模擬IP電路已在以前的設(shè)計(jì)中進(jìn)行了廣泛的測(cè)試和使用，并且每次生成時(shí)都經(jīng)過(guò)全面驗(yàn)證，因此這為數(shù)字IP世界的“硅驗(yàn)證”提供了類似的保證。所有主要代工廠都得到支持，包括TSMC，GlobalFoundries，Samsung Foundry和SMIC以及其他IC代工廠和制造商。

關(guān)于 Agile Analog 公司

每個(gè)設(shè)計(jì)的模擬IP需要不同。這就是為什么Agile Analog 創(chuàng)造了一種新的做事方式，由業(yè)內(nèi)一些最優(yōu)秀的人才構(gòu)思。我們提供廣泛的模擬IP，可根據(jù)您的需求快速定制，具有更高的質(zhì)量，適用于任何半導(dǎo)體工藝。請(qǐng)通過(guò) www.agileanalog.com 與我們聯(lián)系以了解更多信息。

關(guān)鍵詞： 解決方案 工藝技術(shù) 設(shè)計(jì)人員 設(shè)計(jì)目標(biāo) 數(shù)字電路